您现在的位置:首页 > >

模拟电路与数字电路(第2版)课件集:第9章 组合逻辑电路

发布时间:

数字逻辑电路

第9章 组合逻辑电路 章
组合逻辑电路 时序逻辑电路

1

组合逻辑电路的特点
电路任一时刻的输出状态只决定于该时刻各 输入状态的组合,而与电路的原状态无关。 输入状态的组合,而与电路的原状态无关。 组合电路就是由门电路组合而成, 组合电路就是由门电路组合而成 , 电路中没 有记忆单元,没有反馈通路。 有记忆单元,没有反馈通路。
每一个输出变量是全部或部分 输入变量的函数: 输入变量的函数: L1=f1(A1、A2、…、Ai) 、 L2=f2(A1、A2、…、Ai) 、 …… Lj=fj(A1、A2、…、Ai) 、

2

9.1 组合电路的分析和设计
9.1.1 组合电路的一般分析方法 分析过程一般包含3个步骤: 分析过程一般包含3个步骤: 根据逻辑图 写出表达式
并化简

根据表达式 列出真值表

根据真值表 分析其功能

例:组合电路如图所示,分析该电路的逻辑功能。 组合电路如图所示,分析该电路的逻辑功能。

3

解:(1)由逻辑图逐级写出逻辑表达式。为了写表达式方便,借助 )由逻辑图逐级写出逻辑表达式。为了写表达式方便, 中间变量P 中间变量 。

(2)化简与变换: )化简与变换: 3)由表达式列出真值表。 (3)由表达式列出真值表。 (4)分析逻辑功能 : ) 三个变量不一致时, 当A、B、C三个变量不一致时, 、 、 三个变量不一致时 电路输出为“ , 电路输出为“1”,所以这个电路 称为“不一致电路” 称为“不一致电路”。

4

9.1.2 组合电路的一般设计方法 设计过程的基本步骤: 设计过程的基本步骤:

1

2

3

4

例1:设计一个三人表决电路,结果按“少数服从多数”的原则决定。 设计一个三人表决电路,结果按“少数服从多数”的原则决定。 解:(1)列真值表: 列真值表: 由真值表写出逻辑表达式: (2)由真值表写出逻辑表达式:

L = ABC + ABC + ABC + ABC

5

或表达式: (3)化简。得最简与 或表达式: )化简。得最简与—或表达式 (4)画出逻辑图。 画出逻辑图。
L = AB + BC + AC

如果,要求用与非门实现该逻辑电路, 如果,要求用与非门实现该逻辑电路, 就应将表达式转换成与非 与非表达式 与非—与非表达式: 就应将表达式转换成与非 与非表达式:

画出逻辑图如图所示。 画出逻辑图如图所示。
6

设计一个电话机信号控制电路。电路有I 火警) 例2:设计一个电话机信号控制电路。电路有 0(火警)、I1(盗 日常业务)三种输入信号,通过排队电路分别从L 警)和I2(日常业务)三种输入信号,通过排队电路分别从 0、L1、 L2 输出 , 在同一时间只能有一个信号通过 。 如果同时有两个以上信 输出,在同一时间只能有一个信号通过。 号出现时,应首先接通火警信号,其次为盗警信号, 号出现时 , 应首先接通火警信号 , 其次为盗警信号 , 最后是日常业 务信号。试按照上述轻重缓急设计该信号控制电路。 务信号 。 试按照上述轻重缓急设计该信号控制电路 。 要求用集成门 电路7400(每片含4个2输入端与非门)实现。 (每片含 个 输入端与非门 实现。 输入端与非门) 电路 解:(1)列真值表: )列真值表: ( 2) 由真值表写出各输 ) 出的逻辑表达式: 出的逻辑表达式:

7

(3)根据要求,将上式转换为与非表达式: )根据要求,将上式转换为与非表达式:

(4)画出逻辑图。 )画出逻辑图。

8

MSI构成的组合逻辑电路 9.2 MSI构成的组合逻辑电路
9.2.1 自顶向下的模块化设计方法 9.2.2 编码器

译码 代码 编码 信号

编码:对输入信号按一定的规律编排, 编码:对输入信号按一定的规律编排,赋予以 一定的代码输出,即将信号→代码。 一定的代码输出,即将信号→代码。 译码:将具有特定含义的输入代码译成(转换成) 译码:将具有特定含义的输入代码译成(转换成) 相应的输出信号, 相应的输出信号 ,以此输出信号来识别 输入的代码. 输入的代码.

9

9.2.2 编码器

所谓编码就是将特定含义的输入信 文字、 数字、 符号) 号 ( 文字 、 数字 、 符号 ) 转换成二进 制代码的过程。 制代码的过程 。 实现编码操作的数字电 路称为编码器。按照编码方式不同, 路称为编码器 。 按照编码方式不同 , 编 码器可分为普通编码器和优先编码器; 码器可分为普通编码器和优先编码器 ; 按照输出代码种类的不同, 按照输出代码种类的不同 , 可分为二进 制编码器和非二进制编码器。 制编码器和非二进制编码器。

10

1. 二进制编码器 若输入信号的个数N 与输出变量的位数n 若输入信号的个数 N 与输出变量的位数 n 满足 N=2 此电路称为二进制编码器。 N= 2 n, 此电路称为二进制编码器。 任何时刻只能对 其中一个输入信息进行编码, 即输入的N 其中一个输入信息进行编码 , 即输入的 N 个信号是互 相排斥的, 它属于普通编码器。 相排斥的, 它属于普通编码器。若编码器输入为四个 信号, 输出为两位代码, 则称为4 线编码器( 信号 , 输出为两位代码 , 则称为 4 线 -2 线编码器 ( 或 4/2线编码器) 线编码器)

11

设计一个4线 线的编码器 线的编码器。 例:设计一个 线-2线的编码器。 ? 解:(1)确定输入、输出变量个数: 由题意知输入为 :( )确定输入、输出变量个数 I0、 I1、I2、I3四个信息,输出为 0、Y1,当对 i编码时 四个信息,输出为Y 当对I 为1,不编码为 ,并依此按 i下角标的值与 0、Y1二进 ,不编码为0,并依此按I 下角标的值与Y 制代码的值相对应进行编码。 制代码的值相对应进行编码。 (2)列编码表? 列编码表? (3) 化简
Ii I0 I1 I2 I3
≥1

Y1 0 0 1 1

Y0 0 1 0 1

Y0 = I1 + I 3
Y1 = I 2 + I 3

(4) 画编码器电路

I1 I3 I2

Y0 Y1
12

≥1

2. 二-十进制编码器 十进制编码器 二 - 十进制编码器是指用四位二进制代码表示一 位十进制数的编码电路, 也称1 线 线编码器。 位十进制数的编码电路, 也称10线4线编码器。
最常见是8421 BCD码编码 最常见是 码编码 所示。 器,如图3.7所示。其中 输入信 如图 所示 其中, 代表0~ 共 个十进制 号I0~I9代表 ~9共10个十进制 信号,输出信号Y0~Y3为相应二 信号,输出信号 进制代码。 进制代码。
I9 I8 I7I6I5I4 I3I2 I1 I0 (b) 由与非门构成 Y3 & Y2 & Y1 & Y0 &

由图可以写出 各输出逻辑函 数式为: 数式为

Y3 = I 9 ? I 8
Y2 = I 7 ? I 6 ? I 5 ? I 4
Y1 = I 7 I 6 I 3 I 2
Y0 = I 9 ? I 7 ? I 5 ? I 3 ? I1
13

根据逻辑函数式列出功能表如表 ? 8421 BCD码编码器功能表? 码编码器功能表? 码编码器功能表 输 I0 1 0 0 0 0 0 0 0 0 0 I1 0 1 0 0 0 0 0 0 0 0 I2 0 0 1 0 0 0 0 0 0 0 I3 0 0 0 1 0 0 0 0 0 0 I4 0 0 0 0 1 0 0 0 0 0 入 I5 0 0 0 0 0 1 0 0 0 0 I6 0 0 0 0 0 0 1 0 0 0 I7 0 0 0 0 0 0 0 1 0 0 I8 0 0 0 0 0 0 0 0 1 0 I9 0 0 0 0 0 0 0 0 0 1 输 Y3 Y2 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 Y1 0 0 1 1 0 0 1 1 0 0 出 Y0 0 1 0 1 0 1 0 1 0 1
14

优先编码器 优先编码器是当多个输入端同时有信号时,电路 只对其中优先级别最高的信号进行编码。 例:电话室有三种电话, 按由高到低优先级排序 依次是火警电话,急救电话,工作电话,要求电话编 码依次为00、01、10。试设计电话编码控制电路。 ? 解? (1)根据题意知,同一时间电话室只能处理一 部电话,假如用A、B、C分别代表火警、 急救、工作 三种电话,设电话铃响用1表示,铃没响用0表示。当 优先级别高的信号有效时,低级别的则不起作用,这 时用×表; 用Y1, Y2表示输出编码。?
15

(2) 列真值表
输 A 1 0 0 B × 1 0 入 C × × 1 输 Y1 0 0 1 出 Y2 0 1 0

(3) 写逻辑表达式

(4) 画优先编码器逻辑图
C & 1 1 A B Y1

Y1 = ABC
Y2 = AB

&

Y2
16

3. 通用编码器集成电路

10线-4线优先编码器 线 线优先编码器 54/74147 54/74LS147

8线 3线优先编码器 线 线优先编码器 54/74148 54/74LS148

VCC NC

Y3

I3

I2

I1 I9

Y0

16

15

14

13

12

11

10

9

74LS147 1 2 3 4 5 6 7 8

I4

I5

I6

I7

I8

Y2

Y 1 GND

10 11 12 13 1 2 3 4 5

I0 I1 I2 I3 I4 I5 I6 I7 S

Y0 Y1 Y2 74LS148 YEX

9 7 6 14

Ys (a)

15

I4 I5 I6 I7 S(E) Y2 Y1 GND

1 2 3 4 5 6 7 8

16 15 14 74LS148 13 12 11 10 9 (b)

V CC YS YEX I3 I2 I1 I0 Y0

17

优先编码器74LS148的功能表 的功能表 优先编码器 输入是能 断 输 入 输出 扩展 输出 使能输出

S
1 0 0 0 0 0 0 0 0 0

I7 I6

I 4 I 3 I 2 I1 I 0 Y2 Y1 Y0
1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1

YEX
1 1 0 0 0 0 0 0 0 0

YS
1 0 1 1 1 1 1 1 1 1
18

×× × × × × × × 1 1 1 1 1 1 1 1 0 × × × × × × × 1 0 × × × × × × 1 1 0 × × × × × 1 1 1 0 × × × × 1 1 1 1 0 × × × 1 1 1 1 1 0 × × 1 1 1 1 1 1 0 × 1 1 1 1 1 1 1 0

优先编码器74LS148的扩展 的扩展? 优先编码器 的扩展 用74LS148优先编码器可以多级连接进行扩展功能, 如用两块74LS148?可以扩展成为一个16线4线优先编 码器, 如图所示。 ?
Y3 Y2 & Y1 & Y0 &

YEX Y2 S

Y1

Y0 YS S

YEX Y2

Y1

Y0 YS

74LS148(高)

74LS148(低)

I15 I14 I13 I12 I11 I10 I9 I8

I7 I6 I5 I4 I3 I2 I1 I0

对上图分析可以看出, 高位片S1=0允许对输入I8 ~I15编码, YS1=1,S2=1,则高位片编码,低位片禁止编码。但若I8~ I15都是高电平,即均无编码请求,则YS1=0允许低位片对输 入I0~I7编码。显然,高位片的编码级别优先于低位片。 19

优先编码器74LS148的应用? ? 74LS148编码器的应用是非常广泛的。 例如,常用 计算机键盘,其内部就是一个字符编码器。它将键盘上的 大、小写英文字母和数字及符号还包括一些功能键(回车、 空格)等编成一系列的七位二进制数码,送到计算机的中 央处理单元CPU,然后再进行处理、存储、输出到显示器 或打印机上。 还可以用?74LS148?编码器监控炉罐的 温度,若其中任何一个炉温超过标准温度或低于标准温度, 则检测传感器输出一个0电平到74LS148编码器的输入端, 编码器编码后输出三位二进制代码到微处理器进行控制。

20

组 合 逻 辑
9.2.3 译码器 把代码状态的特定含义翻译出来的过程称为译码,实 现译码操作的电路称为译码器。

译码器就是把一种代码转换为另一种代码的电路。
1、二进制译码器 、 设二进制译码器的输入端为n个,则输出端为2n个, 且对应于输入代码的每一种状态,2n个输出中只有一 个为1(或为0),其余全为0(或为1)。 二进制译码器可以译出输入变量的全部状态,故又 称为变量译码器。

组 合 逻 辑
二进制译码器

真值表
A2 0 0 0 0 1 1 1 1 A1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1 Y0 1 0 0 0 0 0 0 0 Y1 0 1 0 0 0 0 0 0 Y2 0 0 1 0 0 0 0 0 Y3 0 0 0 1 0 0 0 0 Y4 0 0 0 0 1 0 0 0 Y5 0 0 0 0 0 1 0 0 Y6 0 0 0 0 0 0 1 0 Y7 0 0 0 0 0 0 0 1

输入:3位二进制代码 位二进制代码 输出:8个互斥的信号 个互斥的信号

组 合 逻 辑 逻辑表达式
?Y0 = A2 A1 A0 ? ?Y1 = A2 A1 A0 ?Y = A A A 2 1 0 ? 2 ?Y3 = A2 A1 A0 ? ? ?Y4 = A2 A1 A0 ?Y = A A A 2 1 0 ? 5 ?Y6 = A2 A1 A0 ? ?Y7 = A2 A1 A0 ?
Y7 & Y6 &

逻辑图
Y5 & Y4 &

3 线-8 线译码器
Y3 & Y2 & Y1 & Y0 &

1 A2

1 A1

1 A0

电路特点: 电路特点:与门组成的阵列

组 合 逻 辑
2、二-十进制译码器(8421 BCD码译码器) 、 十进制译码器 十进制译码器( 码译码器) 码译码器

把二-十进制代码翻译成10个十进制数 字信号的电路,称为二-十进制译码器。 二-十进制译码器的输入是十进制数的4 位二进制编码(BCD码),分别用A3、A2、 A1、A0表示;输出的是与10个十进制数字相 对应的10个信号,用Y9~Y0表示。由于二-十 进制译码器有4根输入线,10根输出线,所 以又称为4线-10线译码器。

组 合 逻 辑
A3 A2 A1 A0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1

真值表
Y9 Y8 Y7 Y6 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 Y5 Y4 Y3 Y2 Y1 Y0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0

组 合 逻 辑 逻辑表达式
Y0 = A3 A2 A1 A0 Y4 = A3 A2 A1 A0 Y8 = A3 A2 A1 A0
Y0 & Y1 &

采用完全译码方案
Y3 = A3 A2 A1 A0 Y7 = A3 A2 A1 A0 Y6 = A3 A2 A1 A0

Y1 = A3 A2 A1 A0 Y5 = A3 A2 A1 A0 Y9 = A3 A2 A1 A0

Y2 = A3 A2 A1 A0

逻辑图
Y2 & Y3 & Y4 & Y5 & Y6 & Y7 & & Y8 & Y9

1

1

1

1

A0

A1

A2

A3

组 合 逻 辑 将与门换成与非门,则输出 为反变量,即为低电平有效

Y0 & Y1 & Y2 & Y3 & Y4 & Y5 & Y6 & Y7 & Y8 & Y9 &

1

1

1

1

A0

A1

A2

A3

组 合 逻 辑
VCC Y0 Y1

3、通用译码器集成电路74LS138 、通用译码器集成电路
Y0 Y1 Y2 Y3 Y4 Y5

Y2 Y3 Y4 Y5 Y6

Y 6 ?Y 7

16

15

14

13

12

11

10

9

Y0 A0

Y1

Y2

Y3

Y4 Y5

Y6 ?Y7

74LS138 1 2 3 4 5 6 7 8 A1 A2

74LS138 ST B STC ST A

A0

A1 A2 (a)

G2A G2B G1 引脚排列图

Y7 GND

A0

A1 A2 (b)

G2A G2B G1 逻辑功能示意图

Y A2、A1、A0为二进制译码输入端, 7 ~ Y0为译码输出端(低电平 G G G 有效),G1、 2 A 、 2 B 为选通控制端。当G1=1、 2 A + G2B = 0 时 ,译码器处于工作状态;当G1=0、 + G2 B = 1 时,译码器处 G2 A 于禁止状态。

组 合 逻 辑
G2 = G2 A + G2 B
输 使 G1 × 0 1 1 1 1 1 1 1 1 能 入 选 A2 × × 0 0 0 0 1 1 1 1 A1 × × 0 0 1 1 0 0 1 1 择 A0 × × 0 1 0 1 0 1 0 1

真值表
输 出

G2
1 × 0 0 0 0 0 0 0 0

Y7
1 1 1 1 1 1 1 1 1 0

Y6
1 1 1 1 1 1 1 1 0 1

Y5
1 1 1 1 1 1 1 0 1 1

Y4
1 1 1 1 1 1 0 1 1 1

Y3
1 1 1 1 1 0 1 1 1 1

Y2
1 1 1 1 0 1 1 1 1 1

Y1
1 1 1 0 1 1 1 1 1 1

Y0
1 1 0 1 1 1 1 1 1 1

输入:自然二进制码

输出:低电平有效

组 合 逻 辑
74LS138的级联 的级联
译码输入 A0A1A2 A3 “1”

4 线 -16 线 译 码 器
使能

A0A1A2

STA STB STC 低位片

A0A1A2

STA STB STC 高位片

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 译码输出

Y8 Y9 Y10 Y 11 Y 12 Y 13 Y 14

组 合 逻 辑 ?二 十进制译码器74LS42 (a) 符号图; (b) 管脚图
Y0 Y1 Y2 Y3 Y4 74LS42 Y5 Y6 Y7 Y8 Y9 (a) 1 2 3 4 5 6 7 8 9 10

15 14 13 12

A0 A1 A2 A3

Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND

1 2 3 4 5 6 7 8

16 15 14 13 74LS42 12 11 10 9 (b)

V CC A0 A1 A2 A3 Y9 Y8 Y7

组 合 逻 辑
74LS42二--十进制译码器功能表 二 十进制译码器功能表 输 A3 A2 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 入 A1 A0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 输 出

Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1

由表可知,当 A3A2A1A0=0000时, 输出Y0=0。它对应 的十进制数为0。其余输出依次类推。

组 合 逻 辑
数据分配器:实现 将一个输入通道上 将一个输入通道 的信号送到多个输 出中的某一个的功 能的逻辑电路。

4、译码器做数据分配器 、

一路数据输入,分成 多路输出(注意,是有 选择地分配)
Y0 Y1 Y2

DEMUX

f1

数数数数


Yn

D

分配器

M

地地控控

分配控制

组 合 逻 辑
1路-4路数据分配器 路 路数据分配器

输 入 数 据 真值表
D

输 A1 0 0 1 1

入 A0 0 1 0 1 Y0 D 0 0 0

输出 Y1 0 D 0 0 Y2 0 0 D 0 Y3 0 0 0 D

地 址 变 量
由地址码决 定将输入数 据D送给哪 1路输出。

Y0 = D A1 A0

逻辑表达式

Y1 = D A1 A0

Y2 = DA1 A0

Y3 = DA1 A0

组 合 逻 辑 逻辑图
Y0 = D A1 A0 Y2 = DA1 A0
Y0 Y3 & D &

Y1 = D A1 A0 Y3 = DA1 A0
Y1 & & Y2

1 A1

1 A0

组 合 逻 辑

集成数据分配器及其应用

把二进制译码器的使能端作为数据输入端,二进制代码输入端作 为地址码输入端,则带使能端的二进制译码器就是数据分配器。

构成的1路 路数据分配器 由74LS138构成的 路-8路数据分配器 构成的 数据输入端 G1=1 G2A=0 地址输入端
Y0 Y1 Y2 G2B ST C 74LS138 Y3 Y4 G1 ST A Y5 ST Y6 G2A B Y7 A2 A1 A0 数 据 输 出

D 1

组 合 逻 辑 数据分配器的应用
数据分配器和数据选择器一起构成数据分时传送系统
数据发送端 数 据 输 入 D0 D1 D2 D3 D4 D5 D6 EN D7 数据接收端 Y0 Y1 Y2 G2B STC 74LS138 Y3 Y4 G1 STA Y5 STB G2A Y6 Y7 A A A 数 据 输 出

73LS151 Y S 1

A A A

选择控制端

组 合 逻 辑

5、数显译码器 、

上述译码器, 上述译码器,对应一个输入代码有一个输出信号 (Y=0)来指示,但不显示代码所表示的数值。 来指示, 来指示 但不显示代码所表示的数值。

在数字系统中,常常需要将所表示的数字量直观地 在数字系统中, 显示出来, 显示出来,其作用 供人们读取处理的结果 监视数字系统的工作情况

组 合 逻 辑

(1)半导体数码管 )

a f g b c d

7段显示器
a b a f e d g

荧光数码管, 亮度高,功耗大 液晶显示器, 亮度低,功耗小
c d a b c b c d e f g h a b c d e f g h (b) 共阴极 (c) 共阳极

e
+VCC

e f (a)

g h 外形图

组 合 逻 辑
有选择性地使各段亮或熄,可得到要求的显示符号。 例如要求显示9, 则a, b, c, f, g应亮,其他段应熄。

a g b c

f

其他情况的显示
a f e d 0 a f g e d 8 b c b ce d 1 2 a g bf g b c c e d 9 10 a g b a a g bf g bf g c d c d c 3 4 5 a g f g bf g d c d 11 12 13 a f g e d c 6 f g e d 14 b c 7

15

本7段显示器为低电平显示,即给显示段以低电平信号,该段就亮

组 合 逻 辑
(2)显示译码器 )

真值表

逻辑表达式
a = A3 + A2 A0 + A A0 + A2 A0 1 b = A2 + A A0 + A A0 1 1 c = A2 + A + A0 1 d = A2 A0 + A A0 + A2 A + A2 A A0 1 1 1 e = A2 A0 + A A0 1 f = A3 + A A0 + A2 A + A2 A0 1 1 g = A3 + A A0 + A2 A + A2 A 1 1 1

真值表仅适用于共阴极LED

组 合 逻 辑 逻辑图
a & b & c d e f & g & &集成显示译码器 & &

74LS48引脚排列图 引脚排列图
f g a b c d

VCC

e

&

&

&

16

15

&

14

13

&12
5

11

10

&

9

&

&

&

74LS48 1 2 3 4 6 7 8

A1

A2

LT

BI/RBO RBI

A3

A0

GND

1 A3

1 A2

1 A1

1 A0

9.2.4 数据选择器

多路选择器
数据选择器按要求从多 路输入选择一路输出,根据 输入端的个数分为四选一、 八选一等等。其功能如图所 示的单刀多掷开。
I0 I1 …

多路数据输入,选 中某一路作为输出 傩
D1 入
MUX 选择器

M

出 W

数数数数
In

Y

选择控制

控控控控

1. 数据选择器的电路结构 如图所示是四选一选择器的逻辑图和符号图。其中, A1、A0为控制数据准确传送的地址输入信号, D0~D3供选择 的电路并行输入信号, E 为选通端或使能端,低电平有效。 当 E =1时,选择器不工作,禁止数据输入。 E =0时,选 择器正常工作允许数据选通。由图可写出四选一数据选 择器输出逻辑表达式 Y = ( ABD0 + ABD1 + ABD2 + ABD3 ) E
A1 1 A0 1 E 1 & D0 D1 D2 D3 Y ≥1 E A1 A0 D0 D1 D2 D3

输入

输出 A2 × 0 1 0 1 Y 0 D0 D1 D2 D3

E
四 选 一
Y

A1 × 0 0 1 1

1 0 0 0 0

2. 通用数据选择器集成电路 74LS151是一种典型的集成电路数据选择器。如图所示是 74LS151的管脚排列图。它有三个地址端A2A1A0。可选择D0~ D7八个数据,具有两个互补输出端W和 。
7 11 10 9 4 3 2 1 15 14 13 12 E W A0 A1 A2 D0 D1 74LS151 D2 W D3 D4 D5 D6 D7 (a) 5 D3 D2 D1 D0 W W E GND 1 16

74LS151 A0 A1 A2

16

8 (b)

9

?74LS151?数据选择器? (a) 符号图; (b) 管脚图

74LS151的功能表 的功能表? 的功能表

E
1 0 0 0 0 0 0 0 0

A2 × 0 0 0 0 1 1 1 1

A1 × 0 0 1 1 0 0 1 1

A0 × 0 1 0 1 0 1 0 1

W 0 D0 D1 D2 D3 D4 D5 D6 D7

W
1
D0

D1
D2

D3 D4
D5 D6 D7

3. 数据选择器的应用 (1) 用数据选择器实现组合逻辑函数 (2) 用数据选择器的其他应用举例 1) 分时多路传输电路 2) 并行数码比较器

? 利用数据选择器,当使能端有效时,将地址输入、数 据输入代替逻辑函数中的变量实现逻辑函数。 ? 例: 试用八选一数据选择器74LS151产生逻辑函数 ??

Y = ABC + ABC + AB

解 把逻辑函数变换成最小项表达式: ??

Y = ABC + ABC + AB
= ABC + ABC + ABC + ABC

= m0 + m1 + m3 + m6

八选一数据选择器的输出逻辑函数表达式为

Y = A2 A1 A0 D0 + A2 A1 A0 D1 + A2 A1 A0 D2 + A2 A1A0 D3 + A2 A1 A0 D4

+ A2 A1 A0 D5 + A2 A1 A0 D6 + A2 A1 A0 D7
= m0 D0 + m1D1 + m1D2 + m3 D3 + m4 D4 + m5 D5 + m6 D6 + m7 D7
若将式中A2、A1、A0用A、B、C来代替, D0=D1=D3=D6=1, D2=D4=D5=D7=0,画出该逻辑函数的逻辑图, 如图3.23所示。 ?

Y E A2 A1 A0 1 0
图3.23 例9的逻辑图

A B C

74LS151 D0 D1 D2 D3 D 4 D5 D6 D7

例: 用数据选择器实现三变量多数表决器。 ? 解三变量多数表决器在例1中已分析, 其逻辑表达式为 ?? Y=AB+BC+AC?

= ABC + ABC + ABC + ABC = m3 + m5 + m6 + m7
则有:?? D0 = D1 = D2 = D4 = 0? D3 = D5 = D6 = D7 = 1 ??

画出逻辑图如图所示

Y E A2 A1 A0 0 1

A B C

74LS151 D0 D1 D2 D3 D4 D5 D6 D7

9.2.5 加法器

算术运算电路是数字系统和计算机中 不可缺少的单元电路,包括加、减、乘和 除四种类型,而加运算是最基础的,因为 其他几种运算都可分解成若干步加法运算 进行。

1. 基本加法器电路

(1) 半加器(HA)?
半加器是只考虑两个加数本身, 而不考虑来自低位 进位的逻辑电路。 ? 设计一位二进制半加器, 输入变量有两个,分别为加 数A和被加数B; 输出也有两个,分别为和数S和进位C。 列真值表如表3.15所示。?

半加器真值表 Ai Bi 0 1 0 1 Si 0 1 1 0 Ci 0 0 0 1

本位 的和 向高 位的 进位

Ai Bi

=1

Si Ci

加数

0 0 1 1

&
半加器电路图 Ai Bi ∑
CO

Si Ci

Si = Ai Bi + Ai Bi = Ai ⊕ Bi Ci = Ai Bi

半加器符号

(2)全加器(FA) )全加器( ) 能对两个1位二进制数进行相加并考虑低位来的进位,即相当于3 个1位二进制数相加,求得和及进位的逻辑电路称为全加器。
Ai 0 0 0 0 1 1 1 1 Bi 0 0 1 1 0 0 1 1 Ci-1 0 1 0 1 0 1 0 1 Si 0 1 1 0 1 0 0 1 Ci 0 0 0 1 0 1 1 1

Ci -1

Ai Bi 0 1

00 0 1

01 1 0

11 0 1

10 1 0

Si 的卡诺图

Si = m1 + m2 + m4 + m7 = Ai ⊕ Bi ⊕Ci ?1
Ci -1 Ai Bi 0 1 00 0 0 01 0 1 11 1 1 10 0 1

Ci 的卡诺图

Ai、Bi:加数, Ci-1:低位 来的进位,Si:本位的和, Ci:向高位的进位。

Ci = m3 + m5 + Ai Bi = ( Ai ⊕ Bi )Ci ?1 + Ai Bi

全加器的逻辑图和逻辑符号
Si = m1 + m2 + m4 + m7 = Ai BiCi ?1 + Ai BiCi ?1 + Ai BiCi ?1 + Ai BiCi ?1 = Ai (BiCi ?1 + BiCi ?1) + Ai (BiCi ?1 + BiCi ?1) = Ai (Bi ⊕Ci ?1) + Ai (Bi ⊕Ci ?1) = Ai ⊕ Bi ⊕Ci ?1

Ci = m3 + m5 + Ai Bi = Ai BiCi ?1 + Ai BiCi ?1 + Ai Bi = ( Ai Bi + Ai Bi )Ci ?1 + Ai B = ( Ai ⊕ Bi )Ci ?1 + Ai Bi ?1
Ai Bi Ci-1 =1 =1 & & & (a) 逻辑图 Ci Ai Bi Ci-1 Si Ai Bi Ci-1 FA (b) 曾用符号 ∑
CI CO

Si Ci Si Ci

(c) 国标符号

用与门和或门实现
Si = Ai BiCi ?1 + Ai BiCi ?1 + Ai BiCi ?1 + Ai BiCi ?1
Ci = Ai Bi + AiCi ?1 + BiCi ?1
Si & & & & & & & & & Ci

1 Ai

1 Bi

1 C i -1

用与或非门实现
先求Si和Ci。为此,合并值为0的最小项。
Ci -1 Ai Bi 0 1 00 0 1 01 1 0 11 0 1 10 1 0

Ci -1

Ai Bi 0 1

00 0 0

01 0 1

11 1 1

10 0 1

Si 的卡诺图

Ci 的卡诺图

Si = Ai BiCi ?1 + Ai BiCi ?1 + Ai BiCi ?1 + Ai BiCi ?1 Ci = Ai Bi + AiCi ?1 + BiCi ?1
再取反,得:

Si = Si = Ai BiCi ?1 + Ai BiCi ?1 + Ai BiCi ?1 + Ai BiCi ?1

Ci = Ci = Ai Bi + AiCi ?1 + BiCi ?1

Si = Ai BiCi ?1 + Ai BiCi ?1 + Ai BiCi ?1 + Ai BiCi ?1

Ci = Ai Bi + AiCi ?1 + BiCi ?1
Ai Bi Ci -1 1 & ≥1 Si

1 1 &

≥1

Ci

9.2.6 数值比较器

在数字系统中, 特别是在计算 机中, 经常需要比较两个数A和B的大 小, 数值比较器就是对两个位数相 同的二进制数A、B进行比较,其结果 有A>B、A<B和A=B三种可能性。 ?

1. 一位数值比较器 设计比较两个一位二进制数A 设计比较两个一位二进制数A和B大小的数字电路, 输入变量是 大小的数字电路, 两个比较数A B,输出变量 分别表示A 两个比较数A和B,输出变量YA>B、 YA<B、 YA=B分别表示A 三种比较结果,其真值表如下表所示。 >B、A<B和A=B三种比较结果,其真值表如下表所示。
输入 A 0 0 1 1 B 0 1 0 1 输出 YA>B 0 0 1 0 YA<B 0 1 0 0 YA=B 1 0 0 1

根据真值表写出逻辑表达式: YA>B=A B YA<B=

由逻辑表达式画出逻辑图
B 1 & ≥1 & A 1 FA>B FA=B FA<B

A B?

YA=B=AB+ AB =? ⊕ B A

2. 多位数值比较器 比较方法:从高位开始, 比较方法:从高位开始,逐位进行比较 电路举例:集成数字比较器 电路举例:集成数字比较器74LS85?? ? 集成数字比较器74LS85是四位数字比较器
B3 A <B A =B A >B FA>B FA=B FA<B GND 1 2 3 4 5 6 7 8 16 15 14 13 74LS85 12 11 10 9 VCC A3 B2 A2 A1 B1 A0 B0

74LS85管脚排列图

A、 B为数据输入端;它有三个级联输 、 为数据输入端 为数据输入端; 入端: < 入端:IA<B、IA>B、IA=B,表示低四位 > = 比较的结果输入;它有三个级联输出端: 比较的结果输入;它有三个级联输出端: FA<B、FA>B、FA=B,表示末级比较结 < > = 果的输出。其功能表如下表所示。从表 果的输出。其功能表如下表所示。 中可以看出,若比较两个四位二进制数 中可以看出, A( A3A2A1A0 ) 和 B( B3B2B1B0 ) 的大 ( ( 从最高位开始进行比较,如果A 小, 从最高位开始进行比较,如果 3>B3, 一定大于B; 则A一定大于 反之 若A3<B3,则一定 一定大于 反之, 小于B; 有 A小于 ; 若 A3 = B3 , 则比较次高位 小于 A2 和 B2, 依此类推直到比较到最低位, 依此类推直到比较到最低位, 若各位均相等, 若各位均相等,则A=B。? 。

四位数字比较器功能表

A3B3

A2B2

A1B1

A0B0

IA>B × × × × × × × × 1 0 0

IA<B? IA=B × × × × × × × × 0 1 0 × × × × × × × × 0 0 1

FA>B ? 1 0 1 0 1 0 1 0 1 0 0

FA<B? 0 1 0 1 0 1 0 1 0 1 0

FA=B 0 0 0 0 0 0 0 0 0 0 1

A3>B3 × × × A3<B3 × × × A3=B3 A2>B2 × × A3=B3 A2<B2 × × A3=B3 A2=B2 A1>B1 × A3=B3 A2=B2 A1<B1 × A3=B3 A2=B2 A1=B1 A0>B0 A3=B3 A2=B2 A1=B1 A0<B0 A3=B3 A2=B2 A1=B1 A0=B0 A3=B3 A2=B2 A1=B1 A0=B0 A3=B3 A2=B2 A1=B1 A0=B0

本章作业P 本章作业 219 第1、2、4、 、 、 、



热文推荐
猜你喜欢
友情链接: 幼儿教育 小学教案 初中教案 高中教案 职业教育 成人教育